雇用形態：
募集職種：
募集条件：
給 与：
勤 務 地：
勤務時間：
休日休暇：
保 険：
選考方法：
提出書類：
備 考：
正社員（試用期間＝４ヶ月）
LSI/FPGAの詳細設計
専門校卒以上
Verilog-HDL及びVHDL記述による回路設計・論理検証の経験者
経験・能力を考慮し、当社規定により決定いたします。
（通勤/残業/管理/住宅/家族/特別等、各種手当有り＝規定該当者）
本社 及び 関東近郊取引先
８時３０分〜１７時３０分（休憩＝６０分）
完全週休２日制（土・日曜日）
夏季・ＧＷ・年末年始休暇（年間休日＝１２０日）
年次有給休暇＝６ヶ月経過後 １０日付与
雇用・健康・厚生年金保険
書類選考・面接
履歴書（写真貼付）
職務経歴書（スキルシート）
健康診断書
電話もしくはお問い合わせより事前連絡の上、
各種提出書類を郵送して下さい。
書類到着後、５日以内にご連絡いたします。